■ プログラム　　　"Deployment of EMC-Compliant IC Chip Techniques in Design for Hardware Security"

　　　　　　　　　　Makoto Nagata (Kobe University)/永田真(神戸大学)

　 　　　　　　　　"An Organic-Photoconductive-Film CMOS Image Sensos's Advanced Technologies"

　　　　　　　　　　Kazuko Nishimura(Panasonic)/西村佳壽子(パナソニック)

■ 日時　　　2021年12月24日(金) 15:00 - 17:00

■ 会場　　　東京大学VDEC武田先端知ビル 4F 武田ホール＆オンラインによるハイブリッド開催

■ 主催　　　IEEE Solid-State Circuits Society Japan Chapter/Kansai Chapter

現地16名＋オンライン約30名の方にご参加いただきました。ありがとうございました。

■ プログラム　　　"Design of a low-jitter ring-oscillator-based fractional-N digital PLLs"

　　　　　　　　　　Prof. Jaehyouk Choi (KAIST)

　 　　　　　　　　"Energy Efficient ADC Design assisted by SAR ADCs"

　　　　　　　　　　Prof. Seung-Tak Ryu (KAIST)

　 　　　　　　　　"Integrated Security Interface Against Cyber-Physical Attacks"

　　　　　　　　　　Noriyuki Miura (Osaka University)/三浦典之（大阪大学）

■ 日時　　　2021年12月7日(火) 9:00 - 12:00

■ 会場　　　オンライン開催

■ 主催　　　IEEE Solid-State Circuits Society Japan Chapter/Kansai Chapter, Seoul Chapter

約80名の方にご参加いただきました。ありがとうございました。

■ 日時　　　　2020年3月17日(水)　9:00〜16:30

■ プログラムはこちら

■ 会場　　　　オンライン開催（Zoom使用）

■ 主催　　　　IEEE SSCS Japan Chapter

■ 共催　　　　IEEE SSCS Kansai Chapter

811名の方にご参加いただきました。ありがとうございました。