IEEE CPMT Japan Chapter Young Award 表彰式の報告
ICEP2013において，ICEP2012の際に優れた発表を行った若手技術者に対して，IEEE CPMT Japan Chapter Young Award の表彰を行いました．
１．表彰対象者 ５名
（１）受賞者 : Erika Komine
所 属 : the University of Tokyo (Japan)
論文タイトル : TC4-2 Preparation and Characterization of PZT Thin Films on Releasable Substrate
【推薦文】
ポリマー基板上に薄膜キャパシターを形成するために、予めSi基板上に高温で形成されたPZTキャパシターを形成後剥離し、ポリマー基板上に転写するプロセスを提案している。薄型ディバイスの進展に伴い、高性能な薄型キャパシターをポリマー基板に搭載したいニーズの増加に応える現実的な解の提案であり、Si基板リユースを可能にするグリーンディバイスの観点からも時流をとらえた内容としても評価できる。投稿のあった類似３報の中では論文のデーター量が最も豊富で、発表・質疑の内容・ロジックも大変しっかりしていた。上記観点からヤングアワードとして十分に推薦できる論文であると考えられる。
（２）受賞者 : Kun Tang
所 属 : Hong Kong University of Science and Technology (Hong Kong)
論文タイトル : TD3-1 Comparative Study of Dendrite Formation on Solder Pads with ImAg and OSP Surface Finishes using Water Drop Test Method
【推薦文】
液適法を用いたマイグレーション試験により、電極の表面処理として置換銀メッキとOSPを比較検証。TTF（Time-to-failure）は置換銀メッキのほうがが短く、銀デンドライトや表面デンドライトがより高い電圧下で析出している。反対に、２V以下の低電圧領域では置換銀メッキのほうがTTFが長いことを明らかにし、銅が析出するのに時間がかかるためであることを指摘している。狭ピッチ化が進む電極間のマイグレーション現象の理解は実用上重要で、本報告は精細な実験手法により検証されており、ベストペーパーに値すると評価し、推薦する。
（３）受賞者 : Yafei Luo
所 属 : Mentor Graphics Japan (Japan)
論文タイトル : FC4-2 Use Isothermal Surface to help understanding the Spatial Representation of Structure Function
【推薦文】
本論文では、非定常熱抵抗計測手法における、構造関数の解釈の詳細を考察している。非定常熱抵抗計測手法は、その原理から非接触で機器内部の熱抵抗を計測できるため、大きな注目を集めている。正確な熱抵抗及び熱容量の計測のためには、構造関数を正しく解釈する必要がある。しかし、構造関数の解釈が難しい場合がある。本論文では、構造関数の解釈方法を、具体的な例を示しながら詳細に議論されており、今後の電子機器熱管理に大きく貢献するものと考えられる。以上より、本論文をヤングアワードに推薦する。
（４）受賞者 : Michael Krueger
所 属 : Technische Universitaet Berlin (Germany)
論文タイトル : FD1-2 A Thermal Model for Non-linear Distortion in Printed Circuit Lines for Condition Monitoring of Electronics
【推薦文】
断線しかかっているプリント基板上の配線が持つ非線形特性を利用し、断線を早期に発見する方法についての研究発表である。２つの異なる周波数の電流を流し、熱起因の非線形特性を利用した電圧変化をモニタすることで、直流抵抗を直接計測する場合より早い段階で、断線の進展が観測できることを示した。解析的な回路計算の部分は、記述が少ないように見えるが、論理的に展開されており、今後の進展が期待できる内容である。以上により、ヤングアワードに本論文を推薦する。
（５）受賞者 : Masahiro Toyama
所 属 : Renesas Electronics (Japan)
論文タイトル : FD3-1 On-die PDN Response Observation of a 6.4Gbps SerDes Device by Direct Excitation from an External Signal Source and the System-Level PDN Modeling
【推薦文】
チップ・パッケージ・ボードの統合電源インピーダンスに生じる反共振ピークがノイズを誘起する要因として顕在化してきた。ところが、個々の電源インピーダンスは測定可能であっても、実システム上でチップから見える反共振ピークを観測することは極めて困難である。本論文では、チップの電源網に外部から直接パルスを印加しその応答から反共振ピークを測定するという新規な方法を提案し、6.4 Gbps SerDesチップに適用してその有効性を示した。実用性が高い研究報告であり、これからの活躍が期待されるのでヤングアワードに推薦する。
集合写真
２．ICEP2013の概要
- 開催日時：2013年4月10日〜12日
- 開催場所：大阪国際会議場(大阪)
- 主催：IEEE CPMT Japan ChapterとIMAPS/(社)エレクトロニクス実装学会の共催
