2024年9月9日更新

開催の趣旨

DX時代における生成AIの急速な発展に伴い、日本の半導体集積エレクトロニクス産業は大きな転換期を迎えています。今回のイブニングミーティングでは、この背景を踏まえ、まず産業全体の最新動向を俯瞰し将来性について議論します。次に、日本が競争優位にあるEUV（Extreme UltraViolet）マスク技術とCMP（Chemical Mechanical Planarization）技術の2つの分野に焦点を当てます。これらの分野の第一線で活躍されている専門家をお招きし、最新の前工程の視点から実装分野のあり方について議論を深めたいと思います。 なお、日本工業大学神田キャンパスでのオンサイトとZoomのハイブリッド形式で開催されます。

（オーガナイザー：日本工業大学・大阪大学　岡本 和也）

開会の挨拶：IEEE EPS Japan Chair 田久真也（リンテック）
Opening remarks by Mr. Shinya Takyu, Chair of IEEE EPS Japan Chapter (LINTEC Corporation)

最新半導体市場動向と将来～DX/GX/AIの影響～

Semiconductor Market Trend and Forecast ~Impact of DX/GX/AI~

南川明氏（インフォーマインテリジェンス合同会社）

Akira Minamikawa（Informa Group Limited）

概要

半導体産業は大きな変化点を迎えている。過去20年間の半導体産業は年平均成長率4.9%で成長したが、今後20年間は同7%成長すると予測している。この成長の牽引役はDX/GX/AIであることは間違いなく、その影響がどの程度かを説明したい。 また、日本の半導体戦略と生残り戦略について説明する。

Abstract

The semiconductor industry is at a major turning point. Over the past 20 years, the semiconductor industry has grown at an average annual growth rate of 4.9%, but over the next 20 years, it is predicted to grow at an average annual rate of 7%. There is no doubt that DX/GX/AI will be the driving force behind this growth, and I would like to explain the extent of their impact. I will also explain Japan's semiconductor strategy and survival strategy.

EUVLにおけるマスク技術の現状

Current State of Mask Technology in EUVL

吉川真吾氏（大日本印刷株式会社）

Shingo Yoshikawa（Dai Nippon Printing Co., Ltd.）

概要

EUVリソグラフィーは、半導体製造におけるスケーリングに極めて重要な技術です。現在、該当技術を用い、最先端のファウンダリにおいて、3nmロジックノードデバイスが量産されており、2nmロジックノードデバイスの開発が進行中です。また、A1Xノードと呼ばれるより微細化した技術開発が積極的に行われています。 EUVマスクは、EUVリソグラフィーを支える技術として極めて重要であり、デバイス製造を実現するためには不可欠です。DNPは2016年から、MBMWを活用したEUVマスクの開発に積極的に取り組んできました。本論文では、EUVマスクの基本的な構造と、DNPが取り組んできた以下の取り組みについて詳しく説明します。

Abstract

EUV lithography is an extremely important technology for advanced scaling in semiconductor manufacturing. It is currently undergoing high volume manufacturing (HVM) of 3 nm logic node and development of 2 nm node by leading-edge semiconductor manufacturers. It is expected that further miniaturization will continue to A10 technology and beyond. EUV masks play a crucial role as a supporting technology for EUV lithography and are essential for realizing device manufacturing. Since 2016, DNP has been engaged in the development of EUV masks utilizing MBMW. As a merchant mask shop, we have been diligently addressing a variety of customer requirements. In this lecture, we will focus on elucidating the fundamental structure of the EUV mask and the following endeavors undertaken by DNP.

先端微細化技術： CMPとその実装への展開

Advanced Semiconductor Process Technology: Application of CMP to Packaging Process

近藤誠一氏 （株式会社レゾナック）

Seiichi Kondo (Resonac Corporation)

概要

半導体前工程の微細化が限界に近づく中、後工程の微細化・3D化によって半導体の高集積化・高機能化・高速化は続いている。本講演では、後工程における従来のセミアディティブ法によるCu配線形成の課題を指摘し、それらがCMPの導入によって解決することを紹介する。さらにフィラーを含む樹脂材料や大型パネルのCMPの課題、バイブリッド接合におけるCMP条件に関して触れる。

Abstract

As the miniaturization of the wafer processes in semiconductors approaches its limits, the miniaturization and 3D integration of packaging processes continue to enhance the high integration, functionality, and speed of semiconductors. In this presentation, we will point out the challenges of Cu wiring formation using the traditional semi-additive method in packaging processes and introduce how these challenges can be resolved through the introduction of CMP. Additionally, we will address the issues of CMP for polymers containing fillers and large panels, as well as the CMP conditions for hybrid bonding.

A Game-Changer for AI and HPC Substrates: A Novel Interconnect Technology

Gibran Liezer Esquenazi, Simon McElrea, Sunity Sharma (LQDX)

Abstract

The semiconductor growth driven by Artificial Intelligence (AI) and High-Performance Computing (HPC) applications is exploding in an environment where traditional miniaturization of transistor circuitry and its corresponding interconnect architecture is becoming economically and physically more difficult. To meet these demands, affordable fine-pitch interconnect metallization technology solutions are needed. Herein we demonstrate a novel liquid-metal-ink (LMIx™) to metalize advanced IC-substrates circumventing the need for costly PVD capital expenditure for fine line trace and space. Additionally, we present our roadmap to 1um line and space discussing our recent progress and challenges.

閉会の挨拶： IEEE EPS Japan Vice Chair 石榑 崇明（慶應義塾大学）
Closing remarks by Prof. Takaaki Ishigure, Vice Chair of IEEE EPS Japan Chapter (Keio University)

IEEE EPS会員		無料
IEEE会員		1,000円
JIEP会員		3,000円
一般		4,000円

    なおお支払い方法は銀行振込のみになります。
    振込先はお申し込みをされた際にお送りする請求書に記載しています。金額はいずれも不課税です。

参加希望の方は、2024年10月10日（木）までに下記申し込みフォームから、またはメールでお申し込みください。ZoomのURLはイブニングミーティングの前日ないし前々日にお知らせします。

申込先
  産業技術総合研究所　高橋健司
   kenji.takahashi@aist.go.jp

-----申し込み必要情報-----

• メールタイトル：[申し込み] 第63回EPSイブニングミーティング参加
• 氏名：
• 所属：
• メールアドレス：
• 参加方法：オンサイト or Web
• 会員資格：IEEE EPS / IEEE / JIEP / 一般
• 会員番号（会員の場合のみ）：
• その他、連絡事項・要望等：
• 請求書・領収書の宛名：
＊宛名の指定がない場合、所属名で発行させて頂きます。

• 録画・録音・撮影の禁止：当イブニングミーティングでは録画・録音・撮影を禁止しています。
  私は録画・録音・撮影の禁止に同意します。
• キャンセルポリシー：当イブニングミーティングはオンライン開催の性質上、ミーティング当日の参加・不参加確認が取りにくいため、Zoom情報送信以降はキャンセルは承れません。
  私はキャンセルポリシーに同意します。

----------ここまで------------

Evening Meetingの内容についての問い合わせ先
　Secretary, IEEE EPS Japan Chapter
　重藤暁津 (Akitsu Shigetou)
　物質・材料研究機構
　Email: shigetou.akitsu@nims.go.jp

ウェブサイトや申し込み方法についての問い合わせ先
　Web Master, IEEE EPS Japan Chapter
　高橋健司 (Kenji Takahashi)
　産業技術総合研究所
　Email: ieee.cpmt.japan@gmail.com