第58回IEEE EPS Japan Chapter イブニングミーティング
～ ECTC 2023特集 ～
58th IEEE EPS Japan Chapter Evening Meeting
~ Special Session from ECTC 2023 ~
| 主催： |
IEEE EPS Japan Chapter |
| 共催： |
エレクトロニクス実装学会 |
| 日時： |
2023年7月14日(金) 16:00 - 18:30 |
| 場所： |
オンサイト（AIRBIC 1F会議室, 川崎市新川崎）（定員50名）
およびZoomのハイブリッド開催
現地参加の定員は50名（先着順）とさせて頂きます。
定員に達した後は、対面で出席をご希望されても、Zoomによるオンライン参加
をお願いすることがございます。ご理解の程お願い致します。 |
2023年6月14日
今回のイブニングミーティングは5/30~6/2にOrlandoで開催されたECTC 2023で発表された注目講演の中で、電子機器内外での高速通信に必要な、微細接合技術、光電融合技術、ミリ波対応実装技術から、各々の分野で最先端の技術をリードされている講師の方5名を厳選して、日本語で講演を頂くものです（1件は英語での発表となります）。
AIRBICでのオンサイトとZoomのハイブリッド開催になります。（オーガナイザー：レゾナック 乃万裕一）
プログラム Programs
■ 16:00 – 16:05
開会の挨拶：IEEE EPS Japan Chair 田久真也（リンテック）
Opening remarks by Mr. Shinya Takyu, Chair of IEEE EPS Japan Chapter (LINTEC Corporation)
■ 16:05 – 16:30
Development of Fluxless Micro-Bonding and Narrow Gap Filling Process
加藤禎明氏（株式会社レゾナック）
Mr. Sadaaki Katoh (Resonac Corporation)
概要
2.xD・3Dパッケージ評価プラットフォームである「JOINT2」において、微細ピッチのはんだバンプ接合や、微細配線形成、さらには大型パッケージの試作評価を進め、ECTC2023にて3件の発表を行った。微細ピッチ接合について、CoW (Chip on Wafer)を想定して設計した評価パッケージを用い、接合ピッチ20 μmの微細バンプ間に、後入れアンダーフィルを良好に充填できることを実証した。さらなる微細バンプ接合において懸念されるフラックス残渣への解決策として、表面処理剤を用いたフラックスレス接合の評価を実施し、酸洗の場合よりもシェア強度が向上することを明らかにした。また、微細配線形成について、Ti/Cuスパッタをシード層に用いたセミアディティブ工法により作成した、515 x 510 mmのパネル上のL/S 2/2 μmの配線の寸法ばらつきを評価した。さらに、大型パッケージについて、50 mm角のシリコンインターポーザーを100 mm角の大型パッケージ基板へ搭載し、加熱時の反りを検証したうえで、マザーボードへBGA (Ball Grid Array)接合し、良好な導通と信頼性を確認した。
Abstract
2.xD and 3D package evaluation is ongoing in a co-creative platform named “JOINT2.” Three presentations made in ECTC2023 regarding fine-pitch solder bump joint, fine line patterning, and large package will be introduced in this talk. CoW (Chip on Wafer) test vehicle was designed and fabricated to demonstrate excellent filling of capillary underfill (CUF) between 20-μm-pitch joints. Also, fluxless bonding using a surface treatment chemical was evaluated to eliminate concern on flux residue, which would be prominent in narrower pitch to clarify shear strength better than a simple acid cleaning. In addition, Line/Space 2/2 μm was fabricated on 515 x 510 mm panel using semi-additive method which uses Ti/Cu sputter as the seed layer and standard deviation of the dimension was evaluated. Furthermore, a 50-mm-square interposer was mounted onto 100-mm-square packaging substrate. After checking the warpage under reflow temperature, the package was mounted onto the motherboard using BGA (Ball Grid Array) and good electrical connection and reliability was confirmed.
■ 16:30 – 16:55
50 nm Overlay Accuracy for Wafer-to-wafer Bonding by High-precision Alignment Technologies
三ッ石創氏（株式会社ニコン）
Mr. Hajime Mitsuishi (NIKON CORPORATION)
Abstract
We have developed a wafer-to-wafer bonder for high-precision fusion/hybrid bonding and demonstrated an approximately 50 nm bonding overlay accuracy in continuous bonding of 12 sets of wafers. In this report, we evaluated the results in more detail and showed that the bonding deviation was 40 nm or less for 95% of the measurement points and approximately less than 30 nm for 80% of the measurement points. We also analyzed the bonding results and additional data from another aspect. As a result, we identified the importance of the following three technical factors with respect to the reproducibility of shift-rotation components: multipoint measurement for wafer bonding, stage control accuracy when two wafers first come into contact, and the effect of distortion due to upper wafer protrusion on the formation of the bonding wave initiation point. We have achieved the above high-precision bonding results by optimizing these technical factors for our original technologies. These technologies are essential for further improvement of bonding overlay accuracy in the future. Furthermore, we evaluated the distortion correction technology, which is another indispensable component for improving the bonding overlay accuracy. As a result, we analytically confirmed the fine correction effect on wafers with a saddle-shaped warpage of ±250 μm using our systems. As a prospect for future bonding overlay accuracy, we also analytically confirmed the high possibility of bonding overlay with |Ave|+3σ of 25 nm or less by improving the reproducibility for each component. These results show the possibility of further scaling the wafer-to-wafer bonding pitch, and we believe that these technologies will greatly contribute to the development of future three-dimensional integrated circuits.
■ 16:55 – 17:20
Innovative Fan-Out Embedded Bridge Structure for Co-Packaged Optics
Dr. Jay Li (SPIL)
※本講演は、海外とオンラインで接続して行います。
Abstract
In this paper, FO-EB structure for CPO solution is successfully demonstrated, PIC overhang design allows sufficient space to assemble optical fiber. Besides, EIC dies are embedded into fan-out module which shorten the signal transmission distance between PIC and EIC die, it achieves the goals for both reducing CPO form factor and enhancing signal transition efficiency between optic and electronic die. Undoubtedly, the FO-EB structure will be the robust PIC and EIC vertical stacking solution for CPO design which brings high performance and small form factor benefits in silicon-photonics applications.
■ 17:20 – 17:30 休憩 Break
■ 17:30 – 17:55
A Scalable Heterogeneous AiP Module for a 256-Element 5G Phased Array
渡辺吾斗夢氏（IBM Corporation）
Dr. Atom O. Watanabe (IBM Corporation)
※本講演は、事前に録画した動画を流す形式で行います。
その場で出た質問やコメントは、運営委員がまとめたうえで、後日、電子メールで講演者へ連絡いたします。
* Prerecorded presentation.
Abstract
This paper presents design and integration considerations of a scalable 24 – 30 GHz 256-element phased array antenna module consisting of four 64-element tiles. We employ a heterogeneous integration approach to enable the effective and efficient integration of multiple ICs, bandpass filters, splitters, combiners, and decoupling capacitors in a multi-layered organic substrate which also integrates the 64 dual-polarized antenna array. The paper introduces and addresses technical challenges that arise in the heterogeneous integration of such large mmWave antenna-in-package (AiP) designs: 1) system architecture and functional partitioning among multiple technologies to enable performance and scalability, 2) design of the power delivery network to reduce supply modulation of mmWave active circuits, and 3) tiling considerations to preserve antenna performance when scaling to large antenna array modules. The proposed heterogeneous integration approach is validated by 360° radiation and beam scan measurements demonstrating beam scan across ±70° in E- and H- planes in both polarizations.
■ 17:55 – 18:20
A New Millimeter-wave Package Design Based on Pseudo-cavity Mode Electromagnetic Wave Excitation Using 400-μm Core FCBGA
及川隆一氏（ルネサスエレクトロニクス株式会社）
Mr. Ryuichi Oikawa (Renesas Electronics Corporation)
Abstract
This paper discusses a new signal transmission mode that electrically eliminates vertical interconnects, which makes a conventional, standard 400-μm core Flip Chip Ball Grid Array (FCBGA) suitable to millimeter-wave device packaging. The designed FCBGA package has successfully showed a 1dB bandwidth of 90 GHz including PCB signal line loss. Additionally, when designed with a thinner substrate, the bandwidth has exceeded 100 GHz.
■ 18:20 – 18:30
閉会の挨拶： IEEE EPS Japan Vice Chair 石榑 崇明（慶應義塾大学）
Closing remarks by Prof. Takaaki Ishigure, Vice Chair of IEEE EPS Japan Chapter (Keio University)
参加費 Registration Fee
| IEEE EPS会員 |
無料 |
| IEEE会員 |
1,000円 |
| JIEP会員 |
3,000円 |
| 一般 |
4,000円 |
なおお支払い方法は銀行振込のみになります。
申し込み方法 Registration
参加希望の方は、2023年7月13日（木）までに下記申し込みフォームから、またはメールでお申し込みください。ZoomのURLはイブニングミーティングの前日ないし前々日にお知らせします。
参加申し込みフォームはここから
スマートホンからも申し込みできます。このQRコードを読み取ってリンク先にアクセスしてください。
所属機関のセキュリティの関係で上記フォームからの申し込みができない場合、スマートホンをお持ちでない場合には、必要情報を下記申込先へメールでお申し込み下さい。
また、お問い合わせの際も、下記へ連絡下さい。
申込先
産業技術総合研究所 高橋健司
kenji.takahashi@aist.go.jp
-----申し込み必要情報-----
- メールタイトル：[申し込み] 第58回EPSイブニングミーティング参加
- 氏名：
- 所属：
- メールアドレス：
- 参加方法：オンサイト or Web
- 会員資格：IEEE EPS / IEEE / JIEP / 一般
- 会員番号（会員の場合のみ）：
- 請求書・領収書の宛名：
＊宛名の指定がない場合、所属名で発行させて頂きます。
- 録画・録音・撮影の禁止：当イブニングミーティングでは録画・録音・撮影を禁止しています。
私は録画・録音・撮影の禁止に同意します。
- キャンセルポリシー：当イブニングミーティングはオンライン開催の性質上、ミーティング当日の参加・不参加確認が取りにくいため、一度登録されますと原則としてキャンセルはお受けできません。
私はキャンセルポリシーに同意します。
----------ここまで------------
------------------
Evening Meetingの内容についての問い合わせ先
Secretary, IEEE EPS Japan Chapter
重藤暁津 (Akitsu Shigetou)
物質・材料研究機構
Email: 重藤 暁津 (Akitsu Shigetou)
shigetou.akitsu@nims.go.jp
Copyright © IEEE EPS JAPAN CHAPTER, All Rights Reserved.
