Dr. Borkar のご講演の様子
講演者役員
| 日時 | 2007年6月12日(火曜日) 13:30より17:00 | |
| 会場 | キャンパスプラザ京都(JR 京都駅前) 5F 第1講義室 (開場13:00) | |
| 13:30-15:00 | ||
| 「マトリックスアーキテクチャによる超並列プロセサ」 | 有本 和民 様 (ルネサステクノロジ) | |
| 組み込みアプリケーションとして、画像・音声処理に加え、 個体認証やコンテンツ検索処理等のインテリジェント信号処理のために、 今後もマルチメディアデータの飛躍的な処理性能の向上が要求されている。 これらの信号処理を、低消費電力と低コストを維持しながら、 より高速な処理を”柔軟”に実行するために、 ハードワイヤードロジック相当の性能とプログラマビリティを両立させた、 2048の演算器とメモリを密結合させた”マトリックスアーキテクチャ”による超並列プロセサを開発した。 本プロセッサは上記信号処理で多用されるフィルタリング処理、フーリエ処理、 イメージ処理等を、プログラマブルデバイスでありながら小面積かつ高い演算処理エネルギー効率で実現する。 本講演では、超並列プロセサのハードウエア構成と、 超並列処理を効率的に実行するプログラミングのためのソフトウエア構成を中心に紹介する。 | ||
| 15:15-16:45 | ||
| 「Power and Energy Efficient Design by System Co-optimization」 |
Dr. Shekhar Borkar (Intel) | |
| Moore's Law will continue for years to come, providing billions of transistors; however, power, energy, variability, and reliability will be the barriers. Performance at any cost will not be an option in the future; VLSI systems will have to emphasize performance delivered in a given power envelope, with complexity limited by energy efficiency, variability and reliability. This talk will discuss potential solutions in process technology, circuits, and microarchitectures to exploit future gigascale integration capacity. This will not be easy; chips, software, and platforms must be co-designed and optimized for power and energy. The talk conclude with recommendations to VLSI system designers. | ||
| 参加者 | 59名 (学生24名) |
|
| 当日写真 | 有
本様のご講演の様子 Dr. Borkar のご講演の様子 講演者役員 |
|