| 日時 | 2002年5月31日(金曜日) 12:40より15:20 | |
| 会場 | キャンパスプラザ京都(JR京都駅前) 4F 第4講義室 (開場12:20) | |
| 講演概要, 講演者 | ||
| 12:40-13:55 | ||
| 「SoC/SiP時代の配線アーキテクチャ」 | 益一哉教授 (東京工業大学) | |
|
従来のSi LSI開発
においては、設計／プロセス／デバイス／材料など個々独立に開発していれば
良かったが、実際の開発は個々独立ではあっても、材料、デバイス、回路、シ
ステム（ボードレベル）をTATやコストも考慮してトータルに考え開発する重
要性がますます大きくなっている。動作周波数もベースバンドからRFまで、配
線の幅はナノメータからミリメートル、配線長さもミクロンからcm、このよう
な広範囲な領域をシームレスにカバーすることを常に念頭に置かなければなら
ない。チップとボード間のテクノロジーギャップを埋めるという意味でスーパ
ーコネクトという概念が提唱されている。むしろ「チップからボードまで」、
「ベースバンドからRFまで」を継ぎ目なくという意味を強調しての「シームレ
スインターコネクト（Seamless Interconnect ）と言った方がよいと考えられ
る。 さて、SoCにせよSiPにせよデバイス・プロセス技術の分野から配線技術とい うと、すぐに多層配線構造、Low-k/Cu、平坦化、CMPと言った語句がでてくる。 本講演では、SoC／SiP技術に関連して、配線技術からの新しい動きとしての （１）配線設計における配線長分布を統計的に取り扱い性能予測や回路設計を できる可能性（２）チップ内部においても従来のRC回路設計から脱却する必要 が生じていることを紹介する。 | ||
| 14:05-15:20 | ||
| "High-performance design in nanometer technologies" | Prof. Dennis Sylvester (University of Michigan) | |
| This talk highlights various challenges facing designers of high-end parts in nanometer (sub-100nm feature sizes) technologies and focuses on solutions and/or potential solutions. Recent experience with the 2001 ITRS Design Technology Working Group will be discussed to lay the foundation of the talk. A recurring theme is power management, both dynamic and static. New approaches to global signaling are described, including transition-aware global signaling (TAGS) and active shielding. The important role of variability is touched upon, along with some discussion of the need for improved standard cell libraries. Much of the work described involves ongoing research at the University of Michigan and the Gigascale Silicon Research Center (GSRC). | ||
| 参加費 | 無料 | |
| 参加方法 | 事前申し込みは締め切りました。未登録でも結構ですので、お気軽にご参加下さい。 | |